Abstract (Basic): JP 07079431 A

The scene change detection circuit input the frame data to an attenuator (2), the output of which is fed to an operational circuit (3). From the linear primary coupling of each pixel, the operational circuit determines a factor to minimise the square of the sum of the error. A first adder (21) adds up the factor corresponding to the frame and a second adder (22) adds up the factor corresponding to the back frame. The output of the adders (SUMp,SUMn) are fed to their respective comparators (24,25). The compared output along with the output from a absolute value circuit (23) is used to detect the scene change. Thus if the output of the first adder is larger than the output of the second adder (SUMp>SUMn) the device detects a scene change.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-79431

(43)公開日 平成7年(1995)3月20日


(51) Int.Cl. ⁶ H 0 4 N	7/24	徽別記号	庁内整理番号	FΙ						技術表示	箇所	
	5/14 5/262	Z										
	-			н) 4 N	7/ 13			2	;		
			7734-5C			5/ 91			N	Ī		
			審査請求	未請求	請求項	の数4	FD	(全	8 頁)	最終頁に	続く	
(21)出願番号		特顯平5-174775		(71)	出旗人	000002	2185					
						ソニー	株式会	社				
(22)出顧日		平成5年(1993)6	月22日			東京都	品川区	化品川	6丁目	7番35号		
				(72) 5	発明者	近藤	哲二郎					
				ŀ		東京都	品川区:	北品川	6丁目	7番35号	ソニ	
						一株式	会社内					
				(72)	発明者	中屋	秀雄					
						東京都	品川区:	北品川	16丁目	7番35号	ソニ	
						一株式	会社内					
				(74)4	人野升	弁理士	杉浦	正知	1			

(54) 【発明の名称】 ディジタル画像信号のシーンチェンジ検出回路

(57)【要約】

【目的】 ディジタル画像信号のシーンチェンジを高精度に検出する。

【構成】 間引き回路2により駒落としがされ、最小二 乗法の演算回路3は、駒落としされた注目フレームの画像を前後のフレームのデータの線形1次結合でもって推定する時に、誤差の二乗和を最小とする係数を決定する。この係数の中で、前フレームと対応するものが加算器21で加算され、その和SUMpが比較器24に供給される。後フレームと対応する係数が加算器22で加算され、その和SUMnが比較器25に供給される。比較器24、28のしきい値判定によって、SUMpが大きく、SUMnが小の時は、シーンチェンジの候補と決定する。絶対値とされた後側の係数のそれぞれが小さいことが確認される時に、シーンチェンジの候補をシーンチェンジの発生として決定する。



【特許請求の範囲】

【請求項1】 ディジタル画像信号のシーンチェンジ検 出回路において、

注目フレームの前および後のフレームに含まれる画素と 係数の線形1次結合によって、上記注目フレームの入力 ディジタル画像信号を表現し、上記線形1次結合の係数 を最小二乗法により計算するための演算手段と、

前のフレームおよびその後のフレームのそれぞれの計算 された係数に関して、上記注目フレームの推定に寄与す る割合を検出し、検出された割合をしきい値判定するこ 10 とによって、シーンチェンジの発生を決定する手段とか らなるシーンチェンジ検出回路。

【請求項2】 請求項1に記載のシーンチェンジ検出回 路において、

シーンチェンジ決定手段は、前または後のフレームの全 ての上記係数が殆ど0である時に、シーンチェンジの発 生を決定する手段をさらに有するシーンチェンジ検出回 路。

【請求項3】 請求項1に記載のシーンチェンジ検出回 路において、

シーンチェンジ決定手段は、前および後のフレームの一 方の係数の合計値が所定値より大である時に、一方のフ レームの係数が推定に寄与する割合が大きいと決定する ようにしたシーンチェンジ検出回路。

【請求項4】 請求項1に記載のシーンチェンジ検出回 路において、

シーンチェンジ決定手段は、前および後のフレームの一 方の係数の合計値が所定値より小である時に、後のフレ ームの係数が推定に寄与する割合が小さいと決定するよ うにしたシーンチェンジ検出回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、ディジタル画像信号 を対象とするシーンチェンジ検出回路に関する。

[0002]

【従来の技術】ディジタル画像信号のシーンチェンジ は、時間方向の画像の相関が断たれることを意味する。 従って、予測符号化、輝度信号および色信号を分離する Y/C分離、ノイズ除去回路等のディジタル画像信号の 処理において、シーンチェンジ検出が必要とされる。ま 40 す。中央のフレームT1が駒落としされるフレームであ た、ディジタルVTR、ディスク記録装置等の画像記録 装置において、シーンチェンジ直後の画像を記憶し、記 録画像のインデックスとして使用することも可能であ ъ.

【0003】従来のシーンチェンジ検出回路は、現フレ ームに属する複数の画素の値と前フレームに属する複数 の画素の値との間で、同一位置の画素同士の値の差分を 求め、差分の絶対値和(または二乗和)を計算し、これ がしきい値より大きい場合には、シーンチェンジが発生 したものと検出する方式が知られている。

[0004]

【発明が解決しようとする課題】従来のシーンチェンジ 検出回路は、照明等の影響によって画像の全体的な明る さが変わった時に、これを誤ってシーンチェンジと検出 する問題があった。また、しきい値を正しく設定するこ とが難しい問題があった。

2

【0005】従って、この発明の目的は、より正確にシ ーンチェンジを検出することが可能なシーンチェンジ検 出回路を提供することにある。

[0006]

【課題を解決するための手段】この発明は、ディジタル 画像信号のシーンチェンジ検出回路において、注目フレ ームの前および後のフレームに含まれる画素と係数の線 形1次結合によって、注目フレームの入力ディジタル画 像信号を表現し、線形1次結合の係数を最小二乗法によ り計算するための演算手段と、前のフレームおよびその 後のフレームのそれぞれの計算された係数に関して、注 目フレームの推定に寄与する割合を検出し、検出された 割合をしきい値判定することによって、シーンチェンジ 20 の発生を決定する手段とからなるシーンチェンジ検出回 路である。

[0007]

【作用】時間的に連続する3フレームの画像を用い、中 央の注目フレームの画像を前後のフレームのデータと係 数の線形1次結合により表現する。誤差の二乗和が最小 の係数が決定される。連続シーンでは、時間的および空 間的な相関が存在するので、注目フレームの推定に対し て、前後のフレームの寄与する割合が略等しい。一方、 シーンチェンジが発生すると、この相関が断たれるの 30 で、前後のフレームの寄与する割合が大きく異なる。こ

の相違が前のフレームに係数と後のフレームの係数とか ら識別できる。

[0008]

【実施例】以下、この発明によるシーンチェンジ検出回 路について説明する。この発明の理解を容易とするため に、まず、時空間モデルで画像を記述することについ て、図1を参照して説明する。

【0009】図1は、1/2駒落としのモデルを示し、 TO、T1、T2は、時間的に連続する3フレームを示 る。後述するように、フレームT1がシーンチェンジの 検出の対象とする注目フレームである。このフレームT 1に含まれる画素の値yを前のフレームT0および後の フレームT2の画案の値と係数の線形1次結合で表す。 【0010】より具体的には、フレームT0およびT2 から空間的に同一位置の(3×3)の領域をそれぞれ切 り出す。2個の領域によって一つの3次元ブロックが構 成される。以下により詳細に説明するように、フレーム T1の中央の画素の値yが画素の値xi と係数の線形1 50 次結合モデルで表され、線形1次結合で表現されるデー

3

タの実データに対する誤差の二乗が最小となるように、 係数が最小二乗法で決定される。1フレームで1粗の係 数が確定される。

【0011】図1に示す時空間モデルにおいて、2個の領域を含むブロック内には、合計で18個の画素が含まれる。この画素の値をxi(i=1,2,···,18)とする。そして、画素のそれぞれに乗じられる係数は、wi~wi8と表す。フレームT1のブロックの中央の画素の値をyとすると、この値を他のフレームT0、T2の画素と係数の線形1次結合xiwiで表現する。すなわち、フレームT1の中央位置の値yは、このように18タップの入力画素の線形1次結合wixi+w2x2+··+wi8xi8によって表される。この線形1次結合モデルにおける係数wiについては、実際の値と線形1次結合で表される値との残差が最小になるものが求められる。

【0012】この未定係数wiを決定するために、入力 画像を空間方向(水平方向および垂直方向)に1画素ず*

$$X = \begin{bmatrix} x_{11} & x_{12} & \cdots & x_{1n} \\ x_{21} & x_{22} & \cdots & x_{2n} \\ \cdots & \cdots & \cdots & \cdots \\ x_{m1} & x_{m2} & \cdots & x_{mn} \end{bmatrix}, W = \begin{bmatrix} w_1 \\ w_2 \\ \cdots \\ w_n \end{bmatrix}, Y = \begin{bmatrix} y_1 \\ y_2 \\ \cdots \\ y_m \end{bmatrix}$$

【0014】係数wとして、実際の値との誤差を最小に するものを最小二乗法により求める。このために、観測 方程式の右辺に残差行列Eを加えた下記の残差方程式を 作成する。すなわち、最小二乗法において、残差方程式※

$$XW = Y + E. \qquad E = \begin{bmatrix} e_1 \\ e_2 \\ \vdots \\ e_m \end{bmatrix}$$

*つずらした時の図1に示すブロックの画素の値xi(i=1,・・・,n)と補間対象画素の実際の値yi(j=1,・・・,m)をそれぞれ代入した線形1次結合の式を作成する。ここでの例では、(n=18)である。例えば1フレームに対して1組の係数を求める時には、1フレームの画像に対して、ブロックの切り出しを1画素ずつシフトすることによって、非常に多くの式、すなわち、1フレームの画素数(=m)の連立方程式(観測方程式と称する)が作成される。18個の係数を決定するためには、最低で(m=18)の連立方程式が必要である。方程式の個数mは、精度の問題と処理時間との兼ね合いで適宜選定できる。観測方程式は、

XW=Y (1)

である。ここでX、W、Yは、それぞれ下記のような行列である。

[0013]

【数1】

※における残差行列Eの要素の二乗、すなわち二乗誤差が 最小になる係数行列Wを求める。

[0015]

【数2】

(3)

(2)

【0016】次に、残差方程式(3)から係数行列Wの ★は、下記の式(4)により表される。 各要素wiの最確値を見いだすための条件は、ブロック 【0017】 内の画素に対応するm個の残差をそれぞれ二乗してその 40 【数3】 総和を最小にする条件を満足させればよい。この条件 ★

$$e_1 \frac{\partial e_1}{\partial w_i} + e_2 \frac{\partial e_2}{\partial w_i} + \cdots e_n \frac{\partial e_n}{\partial w_i} = 0 \qquad (i = 1, 2, ..., n)$$
 (4)

☆【0019】 【数4】

【0018】n個の条件を入れてこれを満足する係数行列Wの要素である未定係数w1,w2,···,wnを 見出せばよい。従って、残差方程式(3)より、 ☆

$$\frac{\partial e_i}{\partial w_1} = x_{i1}, \quad \frac{\partial e_i}{\partial w_2} = x_{i2}, \quad \cdots, \quad \frac{\partial e_i}{\partial w_n} = x_{im} \quad (i = 1, 2, ..., n) \quad (5)$$

【0020】となる。式 (4)の条件を i = 1, 2, · * [0021] ··, n) について立てれば、それぞれ $\sum_{i=1}^{n} e_{i} x_{i1} = 0, \quad \sum_{i=1}^{n} e_{i} x_{i2} = 0, \quad \cdots, \quad \sum_{i=1}^{n} e_{i} x_{in} = 0$ (6)

【0022】が得られる。式(3)と式(6)から、下 記の正規方程式が得られる。

$$\left(\sum_{j=1}^{m} x_{j1} x_{j1}\right) w_{1} + \left(\sum_{j=1}^{m} x_{j1} x_{j2}\right) w_{2} + \dots + \left(\sum_{j=1}^{m} x_{j1} x_{jn}\right) w_{n} = \left(\sum_{j=1}^{m} x_{j1} y_{j}\right)$$

$$\left(\sum_{j=1}^{m} x_{j2} x_{j1}\right) w_{1} + \left(\sum_{j=1}^{m} x_{j2} x_{j2}\right) w_{2} + \dots + \left(\sum_{j=1}^{m} x_{j2} x_{j2}\right) w_{n} = \left(\sum_{j=1}^{m} x_{j2} y_{j}\right)$$
(7)

$$\left(\sum_{j=1}^{m} x_{jn} x_{j1}\right) w_{1} + \left(\sum_{j=1}^{m} x_{jn} x_{j2}\right) w_{2} + \cdots + \left(\sum_{j=1}^{m} x_{jn} x_{jn}\right) w_{n} = \left(\sum_{j=1}^{m} x_{jn} y_{j}\right)$$

n個だけある連立方程式である。これにより、最確値た る各未定係数wi を求めることができる。正確には、式 (7) における、wi にかかるマトリクスが正則であれ ば、解くことができる。実際には、Gauss-Jordanの消去 法 (別名、掃き出し法) を用いて未定係数wュ を求めて いる。このようにして、注目フレームの画素を表すため の係数が1フレームで1組確定する。

【0025】この実施例は、決定された係数を使用し て、フレームT1およびT2間(すなわち、後側のシー ンチェンジ)を検出する。図2は、連続シーンの場合 に、上述のようにして決定された係数の一例であり、ま た、図3は、後側でシーンチェンジが生じた時の係数の 一例である。W1 ~W9 が前フレームの画素データX1 ~xg にそれぞれ乗じられる係数であり、w10~w18が 後フレームの画素データx10~x18にそれぞれ乗じられ る係数である。シーンチェンジは、時空間の画像の相関 を断つので、図3から分かるように、シーンチェンジが 発生すると、後のフレームT2の画素データに対する係 数が略0である。係数のかかる特徴に基づいてシーンチ ェンジを検出しようとするのがこの発明である。

【0026】図4は、この発明によるシーンチェンジ検 出回路の一例のブロック図である。入力端子1からのデ ィジタル画像データが間引き回路2に供給され、間引き 処理がなされる。図1に示される1/2駒落としがその 一例である。間引き回路2からのフレームTOおよびT 2データが最小二乗法の演算回路3に供給される。

【0027】この演算回路3には、入力端子1から注目 フレームT1の実データも供給される。最小二乗法の演 算回路3では、図1に示すような時空間モデルに関し

【0024】正規方程式(7)は、丁度、未知数の数が 20★一ムで1組の係数wi を決定する。演算回路3からは、

確定係数が出力される。この係数が係数メモリ4に格納 される。メモリ4に格納されている係数を使用して、後 述のように、シーンチェンジの検出処理がなされる。演 算回路3からの係数は、高能率符号化の出力データとし て扱っても良い。すなわち、間引かれないデータと係数 とを伝送し、受信側では、これらのデータから間引かれ たデータを補間することができる。

【0028】ここで、図5は、最小二乗法の演算回路3 のより詳細な構成を示す。入力ディジタル画像信号が供 30 給され、時空間モデルを構成するデータ、すなわち、対 象画素の実データyと線形1次結合に使用するデータx i を同時化するための時系列変換メモリ11が設けられ ている。時系列変換メモリ11からのデータが乗算器ア レー12に供給される。乗算器アレー12に対して加算 メモリ13が接続される。これらの乗算器アレー12お よび加算メモリ13は、正規方程式生成回路を構成す

【0029】乗算器アレー12は、各画素同士の乗算を 行ない、加算メモリ13は、乗算器アレー12からの乗 算結果が供給される加算器アレーとメモリアレーとで構 成される。図6は、乗算器アレー12の具体的構成であ る。図6において、その一つを拡大して示すように、四 角のセルが乗算器を表す。乗算器アレー12において各 画素同士の乗算が行われ、その結果が加算メモリ13に 供給される。

【0030】加算メモリ13は、図7に示すように、加 算器アレー13aとメモリ(またはレジスタ、以下同 様)アレー13bとが直列接続され、メモリアレー13 bの出力が加算器アレー13aに帰還される。これらの て、最小二乗法のアルゴリズムによって、例えば1フレ★50 乗算器アレー12、加算器アレー13a、メモリアレー

13bによって積和演算がなされる。前述の正規方程式 (7)のwi にかかる積和演算の項を見ると、右上の項 を反転すると、左下と同じものとなる。従って、(7) 式を左上から右下に向かう線によって斜めに分割し、上 側の三角形部分に含まれる項のみを演算すれば良い。こ の点から乗算器アレー12、加算器アレー13a、メモ リアレー13bは、図6および図7に示すように、上側 の三角形部分に含まれる項を演算するのに必要とされ

従って積和演算が行われ、正規方程式が生成される。こ の正規方程式の各項の結果は、メモリアレー13bに記 憶されており、次に図5に示すように、この正規方程式 の各項が掃き出し法のCPU演算回路14に計算され る。CPUを用いた演算によって正規方程式(連立方程 式)が解かれ、最確値である係数が求まる。この係数が 出力される。

る、乗算セルあるいはメモリセルを備えている。

【0032】図4に戻って、この発明の特徴とするシー ンチェンジ検出回路について説明する。係数メモリ4に 格納されている係数が読出され、加算器21、22およ 20 び絶対値化回路23に供給される。加算器21は、前フ レームTOに関連する係数wi ~we の和SUMp(= w₁ + w₂ + · · · + w₉)を生成し、加算器 2 2 は、 後フレームT2に関連する係数w10~w18の和SUMn (=w10+w11+・・・+w18)を生成する。絶対値化 回路23は、係数w10~w18の値を絶対値へ変換する。 【0033】上述の図2の例のように、連続するシーン においては、SUMpおよびSUMnがそれぞれ0.5 に近い値を示すことが多い。一方、図3の例のように、 注目フレームの後側でシーンチェンジが発生した時に は、SUMpが1に近い値を示し、SUMnが0に近い 値を示すことが多い。これは、シーンチェンジによっ て、以前の画像との時空間の相関が断たれるからであ

【0034】そこで、第1段階の処理として、加算器2 1および22の出力を比較器24および25に供給し、 しきい値Th1およびTh2と比較する。一例として、 Th1=0.8、Th2=0.2に選定される。比較器 24の出力 (SUMp≧Th 1でハイレベル) と比較器 25の出力を反転したもの (SUM n ≤ Th 2でハイレ 40 ベル)とがANDゲート26に供給される。ANDゲー ト26からのフラグ0がレジスタ27に供給され、レジ スタ27から1クロック遅延されたフラグ1が発生す る。

【0035】フラグ0(フラグ1)がハイレベルの時 は、(SUMp≥Th1)で、且つ(SUMn≤Th 2)を意味する。この条件が成立するものは、シーンチ ェンジの候補と判定する。若し、何れか一方の条件が成 立しない時には、シーンチェンジの候補としない。

【0036】次に、シーンチェンジの候補が本当にシー 50 がある。この問題に対処するには、サブサンアリングを

ンチェンジかどうかの確認のための第2の判定処理を行 う。これは、後のフレームT2と対応する各係数の絶対 値を調べ、全ての値があるしきい値Th3(例えばO. を超えなかった場合に、シーンチェンジであるとす るものである。このため絶対値化回路23の出力が比較 器28に供給され、しきい値Th3と比較される。比較 器28に対しては、レジスタ27からのフラグ1がイネ ーブルENとして供給される。ENがハイレベルの場 合、すなわち、第1の判定処理の結果がシーンチェンジ 【0031】以上のようにして、入力画像が到来するに 10 の候補を意味する場合に、比較器28がアクティブであ

> 【0037】比較器28の比較出力を反転したものがレ ジスタ29を介してレジスタ30にリセット信号として 供給される。このレジスタ30は、レジスタ27からの フラグ1を受け取って、最終的なフラグ2を出力する。 このフラグ2は、ハイレベルでシーンチェンジの発生を 指示し、ローレベルで連続シーンを指示する。従って、 フラグ1がハイレベルで、また、レジスタ30がリセッ トされなければ、フラグ2がハイレベルとなり、このフ ラグ2がシーンチェンジの発生を指示することになる。 【0038】上述の比較器28の反転出力は、(|wie |~|w₁₈|>Th3)の時に、ローレベルである。ロ ーレベルの出力によって、レジスタ30がリセットさ れ、フラグ2がローレベルとなる。従って、

> $|w_{10}| \le Th \ 3and \ |w_{11}| \le Th \ 3and \ |w_{12}| \le$ Th 3 and $\cdot \cdot \cdot \cdot$ and

 $|w_{17}| \le Th \ 3$ and $|w_{18}| \le Th \ 3$ が満たされる時に、レジスタ30がリセットされず、そ の結果、シーンチェンジの候補がフラグ2として出力さ 30 れることになる。

【0039】この例では、後側のシーンチェンジの発生 を検出している。各フレームを注目フレームとする処理 を順次行うことによって、全ての後側のシーンチェンジ を検出することができる。シーンチェンジの検出結果 は、入力信号に対して、1フレームと等しいか、または それ以上の遅れて生じる。この補償は、メモリまたは遅 延回路によって補償できる。

【0040】1フレームおきのフレームを注目フレーム とし、前および後のシーンチェンジを共に検出する構成 も可能である。後側のシーンチェンジの発生の検出は、 上述の一実施例と同様になされる。前側のシーンチェン ジの発生は、下記の条件が成立する時に検出される。 SUMp≦Th2(例えば0.2) and SUMn≥T h 1 (例えばO. 8)

【0041】さらに、時空間モデルとしては、図1に示 すものに限られない。 線形1次結合のタップ数を増やす ことで、空間的な広がりが増し、画像の動きをシーンチ ェンジと誤って検出する可能性を低くできる。もっと も、タップ数の増大は、計算時間の増加をもたらす問題

行えば良い。

【0042】図8は、前後のフレームT0およびT2において、五の目格子状のサブサンプリングを行なう例である。このサブサンプリングによって、画素数を1/2に減少できるので、計算時間の増大を抑えながら、空間的広がりを増大させることができる。勿論、1/4サブサンプリング、1/8サブサンプリング等を採用することもできる。

[0043]

【発明の効果】以上の説明からも明らかなように、この 10 発明によれば、照明等による明るさの変動の影響を受けずに、より正確にシーンチェンジを検出することができる。また、この発明は、伝送データ量を圧縮するために、サブサンプリングを行ない、伝送画素データと係数とを伝送するシステムにおいて、整合性が良いシーンチェンジ検出回路を提供できる。

【図面の簡単な説明】

【図1】この発明の一実施例における時空間モデルを説明するための略線図である。

10

【図2】連続シーンの場合の線形1次結合の係数の一例 を示す略線図である。

【図3】後側でシーンチェンジが発生した場合の線形1 次結合の係数の一例を示す略線図である。

【図4】この発明の一実施例のブロック図である。

【図5】最小二乗法の演算回路の一例のブロック図である。

【図6】最小二乗法の演算回路に含まれる乗算器アレー を説明するための略線図である。


【図7】最小二乗法の演算回路に含まれる加算器アレー およびメモリアレーを説明するための略線図である。

【図8】この発明を適用できる時空間モデルの他の例の 略線図である。


【符号の説明】

- 2 間引き回路
- 3 最小二乗法の演算回路
- 21、22 加算器
- 23 絶対値化回路
- 24、25、28 比較器

【図1】



【図7】





【図2】

$w_1 = -0.02$	w 2=-0.02	w g = 0.00	w ₁₀ = 0.01	w ₁₁ =-0.01	w ₁₂ = 0.04
$w_4 = 0.56$	w ₅ =-0,12	$w_6 = 0.02$	w ₁₈ =-0.05	w ₁₄ = 0.29	$w_{15}=0.30$
w 7=-0.01	w ₈ =-0, 02	$w_9 = 0.00$	w ₁₆ =-0.00	w ₁₇ = 0.01	$w_{18} = 0.02$


【図3】

w ₁ =-0, 02	w ₂ =-0.02	$w_3 = 0.00$	w ₁₀ = 0.01	w ₁₁ =-0.01	w ₁₂ = 0.04
w ₄ = 0.05	w ₅ = 0.89	w ₆ = 0,05	w ₁₃ =-0.05	$w_{14} = 0.01$	$w_{15} = 0.00$
w 7=-0.01	w ₈ =-0.02	$w_9 = 0.00$	w ₁₆ =-0.00	$w_{17} = 0.01$	w ₁₈ = 0.02









フロントページの続き

(51) Int. Cl. 6 H O 4 N 5/91 識別記号 庁内整理番号

FΙ

技術表示箇所